# ⑩ 公 開 特 許 公 報 (A) 昭62 - 155568

動Int\_Cl.\*
 識別記号
 庁内整理番号
 3公開 昭和62年(1987)7月10日
 7514-5F
 11 C 17/00
 6549-5B
 7735-5F
 審査請求 未請求 発明の数 1 (全12頁)

**ᡚ発明の名称** 不揮発性半導体記憶装置

②特 顋 昭60-296912

**20出 願 昭60(1985)12月27日** 

79発明者 小山 昌司 東京都港区芝5丁目33番1号 日本電気株式会社内

①出 顋 人 日本電気株式会社 東京都港区芝5丁目33番1号

邳代 理 人 弁理士 内 原 晋

明細書

置。

発明の名称
 不揮発性半導体記憶装置

### 2. 特許請求の範囲

複数の不揮発性メモリ案子を直列に接続した列と、前記不揮発性メモリ案子と同数の電荷注入型半導体案子をその電荷注入の現在を共通に接続して前記不揮発性メモリ索子のでは置います。 一トと前記では、大型半導体をではでは、大型半導体をでは、大型半導体をではできるができるでは、大型半導体をでででででいる。 を接続した列とが出せる。 を設定したがある。 を認定したがある。 を認定したがある。 を記述したがある。 を記述したがある。 を記述したがある。 を記述したが、はないのでは、 を記述したいたる。 を記述したいたな、 を記述したいたとを特徴といる。 を記述したいたとを特徴としたことを特徴とした。 を直がいる。 を記述したいたとを特徴といる。 を記述したいたとを特徴としたことを特徴としたことを特徴とした。 を直がいる。 を記述したいたとを特徴といる。 を記述したいたとを特徴としたことを特徴とした。 を記述したいたとを特徴としたことを特徴としたとを特徴とした。 3. 発明の詳細な説明

( 産業上の利用分野 )

本発明は不揮発性半導体配憶装置に関し、特に 電気的消去可能型PROMを含む不揮発性半導体 配憶装置に関する。

## 〔従来の技術〕

従来から種々の不揮発性半導体記憶装置が研究されているが、最近では、そのうちの電気的消去可能型PROM(以下EEPROMと称す)の開発が急速に進み各種の製品が実用化されるようになった。

これらEEPROMにはいろいろの構造のものが考えられているが、最も一般的でかつ信頼性の高いといわれるものは薄い絶縁膜中のファウラー・ノルトハイム(Fowler—Nordheim)のトンネル現象を利用し、浮遊ゲート中に電荷を書積する型のメモリトランジスタを記憶案子として使用するEEPROMである(米国特許第4203158号参照)。

との型のメモリトランジスタは浮遊ゲート中の電荷の極性や量等によってしきい電圧V<sub>T</sub>が変化し、 との変化を利用して2 適情報の「1 」と「0 」と を区別して記憶する。通常、しきい電圧V<sub>T</sub>はメモリトランジスタがエンハンスメント型乃至デブレッション型に変化するように設定されるのが一般 的である。

第9図は従来の不揮発性半導体配憶装置の一例の回路図、第10図は第9図に示す回路のFの部分を半導体基板に形成したものの断面図である。

第9図に示すように、従来の不揮発性半導体記憶装置の一例の回路は、記憶案子MNと就出し書込み用選択トランジスタQNとを直列に接続したものを行列に配置し、読出し書込み用選択トランジスタQNのドレインを読出し書込み用ビット線YNに接続し、記憶案子MNのリースを行どとに記した読出し書込み用選択アドレス線2と接続し、さらに記憶案子MNの制御ゲートを行ごとに接続してれを案子選

御グートとした構造をしている。

# [発明が解決しよりとする問題点]

上述した従来の不揮発性半導体記憶装置は、行列に配置した記憶セル1個に含まれる記憶案子の数が唯1個であり、しかも選択トランジスタが読出し用と書込み用とを兼ねているので、次のような欠点がある。

- (1) 記憶案子1個に選択トランジスタ1個が付く ために記憶案子以外の部分の占有面積の割合を かさくするには限界あり、したがって、高記憶 密度を要求される大容量の不揮発性半導体記憶 装置にはあまり向いていない。
- (2) 記憶内容を読出す時に、競出し普込み用ビット級と案子選択用アドレス線にそれぞれ所定の電圧を印加し间時に読出し普込み用選択トランジスタをオン状態にするので、記憶案子の電子の電子の観点、記憶案子がオン状態の時には、記憶案子がオフ状態の時には聴出し書込み用選択アドレス線、すなわち読出し替込

択用アドレス線XNとした構成となっている。とこで、配憶案子MNと統出し普込み用ビット線YNとの間に読出し書込み用選択トランジスタQNを介在させた理由は読出し書込みを選択的に行うことは勿論、デブレッション型になった非選択の配像案子MNを介して流れる読出し書込み用ビット線YNの寄生電流を遮断するためである。

み用選択トランジスタのゲートの電位からその しきい電圧を滅じた電位になる。その結果、読 出し時に浮遊ゲートと電荷注入領域との間に電 位差を生じ、誤動作すなわち好ましくない書込 み又は消去現象が起る可能性がある。

(3) 書込み時、特に配憶案子がデブレッション型
すなわちノーマリオン状態になり、その時統出
し書込み用ピット線とソース線との間に電位差
があると、記憶案子にチャネル電流が流れる。
この種の電流は、記憶装置を低電圧演のみで駆
動し、書込み電圧を記憶装置の内部昇圧により
作る場合には重大な問題となる。そのため従来
は書込み時にソース線を電源から切離す必要が
あった。

本発明の目的は、統出し時の誤動作による好ましくない書込み又は消去現象を防止すると共に書込み・消去時の不必要なチャネル電流を遮断するための回路を必要としない高記憶密度の不揮発性 半導体配憶装置を提供することにある。

[問題点を解決するための手段]

本発明の不揮発性半導体配憶装置は、複数の不揮発性メモリ素子を直列に接続した列と、前記不揮発性メモリ素子と同数の低接続した列半導配を共強で接続した型半導配を共通に接続しかかが、というでは、大型半導体をでは、大型半導体をでは、大型半導体をでは、大型を使いて、大型をでは、大型を使いて、大型を使いて、大型を使いますが、大型を使いて、大型を使いるでは、大型を使いますが、大型を使いる。

### (実施例)

次に、本発明の一実施例について図面を参照して説明する。

第1図は本発明の一実施例の回路図である。

第1図に示すように、この実施例の回路は、説

第2図は第1図に示す回路を半導体基板に形成したものの平面図、第3図は第2図のA-A線断面図、第4図は第2図のB-B線断面図、第5図は第2図のC-C線断面図、第6図は第4図のE部を拡大した模式的断面図である。

第2図に示すように、本発明の一実施例の回路を半導体基板に形成した不揮発性半導体記憶装置は、半導体基板31の上部に第1絶録膜を介して設けた浮遊ゲート25a,25b,25c及び25dを有する不揮発性メモリ素子を統出し用。33cbにおいて、大変はよっとの間に接続した。10を表示して、10を表示を表示して、10を表示を表示して、10を表示を表示して、10を表示して、

出し用選択トランジスタQとソース線Sとの間に 4 値の不掉発性メモリ素子を列に並べてとれを直 列に接続し、不揮発性メモリ素子と同数の電荷注 入型半導体以子をその質荷注入領域を共通に接続 して不揮発性メモリ梨子の列と平行に配置しかつ 1対1対応する不揮発性メモリ素子の浮遊ゲート と電荷注入型半導体紫子の浮遊ゲートとを接続し、 行ごとに 1 対 1 対応する不揮発性メモリ素子 1 個 と電荷注入型半導体素子1個とで記憶素子Mを構 成し、4個の配貨業子Mの列を配貨セルRとして これを行列に配置し、不揮発性メモリ素子を脱出 し用選択トランジスタQを介して駅出し用ビット 線Yに接続し、電荷注入型半導体案子の電荷注入 領域を書込み用選択トランジスタPを介して書込 み用ヒット線Wに接続し、銃出し用選択トランジ スタQのゲートと甞込み用選択トランジスタPの ゲートとを行ごとに共通に接続してこれを読出し **客込み用選択アドレス線 Z とし、不揮発性メモリ** 素子の制御ゲートを行どとに接続してれを素子遇 択用アドレス線Xとしてなる。

続し、読出し用選択トランジスタのゲートと替込み用選択トランジスタのゲートとを行ごとに共通に接続してれを読出し書込み用選択アドレス線23とし、浮遊ゲート25a,25b,25c及び25dの上部姿面にそれぞれ第2絶数膜を介して設けられた制御ゲートを行ごとに共通に接続してこれを漢子選択用アドレス級24a,24b,24c及び24dとしてなる。

第3図に示すよりに、A-A線断面から見たこの不揮発性半導体記憶装置は、説出し用ビット線の電極21と接続した説出し用領域33と接続領域32aとに挟まれた半導体基板31の上部袋面にゲート絶録膜30を介して設けられた説出し書込み用選択アドレス線23をゲートとする説出し用選択トランジスタとソース領域27との間に、半導体基板31の上部袋面に第1絶縁膜28a,28b,28c及び28dを介して設けた浮遊ゲート25a,25b,25c及び25dを有し、その上部袋面にそれぞれ第2絶錄29a,29b,29c及び29dを介して設けた案子選択用アド

レス線24a, 24b, 24c及び24dを制御 グートとする不揮発性メモリ案子を接続領域32a, 32b, 32c及び32dを介して直列に接続し た構造をしている。

第4図に示すように、B-B級断面から見たと の不揮発性半導体記憶装置は、聾込み用ピット線 の電極22と接続した眷込み用領域36と電荷注 入領域35とに挟まれた半導体基板31の上部表 面にゲート船級膜39を介して設けられた説出し 書込み用選択アドレス艇23をゲートとする書込 み用選択トランジスタと、電荷注入領域35の上 部 表面 に 第 1 絶 縁 膜 3 7 a , 3 7 b , 3 7 c 及 び 37 dを介して設けられしかも一部がトンネル絶 簌膜 2 6 a, 2 6 b, 2 6 c 及び 2 6 d によって 電荷注入倒域35と結合した浮遊ゲート25a、 25b, 25c及び25dを有しその上部表面に それぞれ第2絶嶽膜38a, 38b, 38c及び 38 dを介して設けた案子選択用アドレス線24a, 2 4 b. 2 4 c 及び 2 4 d を側御 ゲートとする電 荷注入型半導体素子とが電荷注入領域 3 5 を介し

量  $C_{C1}$  ,  $C_{C2}$  ,  $C_{C2}$  及び  $C_{C4}$  とがそれぞれ直列に接続した個々の電荷注入型半導体素子の部分と電荷注入領域・半導体基板間容量  $C_{D8}$  とが接続した形に表わすことができる。

次に、回路案子の極性をNチャネルとして、本 発明の一実施例の駆動方法について安と図を参照 して説明する。

第1 表は第1 図に示す回路の各駆動状態におけるアドレス線並びにピット線の信号レベル示した 表である。

信号レベルを示す記号の意味は、脱出し書込み用アドレス線の $H_z$ , $L_z$ 及び $H_z'$ , $L_z'$ が脱出し時の高,低レベル及び書込み・消去時の高,低レベルをそれぞれ表し、素子選択用アドレス線 $H_x$ , $L_x$ 及び $H_{x'}$ , $L_{x'}$ が脱出し時の高,低レベル及び書込み・消去時の高,低レベル及び書込み・消去時の高,低レベルをそれぞれ表し、読出し用ビット線の $H_x$ , $L_x$ 及び開放が高,低レベル及び電源からの開放をそれぞれ表し、また書込み用ビット線の $H_w$ , $L_w$ 及び開放が高,低レベル及び電源からの開放をそれぞれ表している。

て接続した構造をしている。

第5図に示すように、C-C級断面から見たこの不揮発性半導体配憶装置の配憶案子は、半導体 数板31の上部表面に第1絶数膜28aを介して設けられた浮遊ゲート25aを有しその上部選択 用アドレス線24aを制御ゲートとする不揮死性 メモリ素子と、電荷注入して電荷に入り上部表面に第2絶数膜37aを介して電荷に入り上部表別に第2絶数膜37aを介して電荷に入り上部表別に第2絶級膜38aを介して電荷に入り上部表別に第2絶級膜38aを介して電荷に入り上部表別に第2絶級膜38aを介して電荷に入り上で表別に関する。

また、第6図に示すように、電荷注入型半導体素子の部分は、等価的に、電荷注入領域35を共通にして浮遊ゲート・電荷注入領域間容量Cp1, Cp2, Cp2, Cp2, と制御ゲート・浮遊ゲート間容

	_				
眠 舞	₩ #k+1	*	料	Ħ	7
4 -	1		2	2	
明かな事	M.	其	.≹	Ť	<u>‡</u>
用業	Yk+1	LrXit	抽	18	tA
	1	-1 3	嚴	配	雇
スプ エッ	*	Ή	HyZtt LyZtt M #	HrZit LrZit M M	HyZit LyZit
	X1, J+1	łķ	ł¥,	<b>,</b> ×,	۲.
十級校用ドフスを	X1, j+1 X1, j+1 X1, j+s	ХĦ	ř.	<b>'</b> ĕ	7.3
<b>第</b> ト	X1, J+1	x <sub>7</sub>	L, X,	H,	,¥,
	χι, ι	χн	IŘ,	rx,	`.¥
親出し舞込み 用ア ドレス語	1+12	r,	7.	rz,	, <sup>2</sup> 7
気田に	1 2	H2	,2 <sub>H</sub>	Hz,	Hz'
**	(配位素子名)	OMj+1,k)	1 ピットの 書 35 み OMj+1,k)	1 ピットの 第 第 (Mj+1,k)	質数ビット の 部 法 (Mj+1,k 及 び Mj+1,k+1)

-

また、読出し時における素子選択用アドレス線の信号レベルと記憶素子を構成する不輝発性メモリ累子のしきい電圧との関係は、素子選択用アドレス線の信号レベルHx及びLxに対応する電圧をそれぞれV(Hx)及びV(Lx)とし、不揮発性メモリ素子の書込み状態のしきい電圧及び消去状態のしきい電圧をで消去状態のしきい電圧をで消去状態のしきい電圧をが消去状態のし

 $V_{TW} < V(L_X) < V_{TE} < V(H_X)$ 

となる。ただし、書込み・消去時における記憶素子の印加電圧の磁性によって、ここでは浮遊ゲートから電荷注入領域へ電子を放出した状態を書込み状態、浮遊ゲートへ電荷注入領域から電子を注入した状態を消去状態と称す。従って、不揮発性メモリ索子は、書込み状態では素子選択用アドレス般が高レベルHxでも低レベルLxでもオン状態であるが、消去状態では素子選択用アドレス般が高レベルHxのときはオン状態になる。

先ず、記憶素子Mj+i,kを読出す場合を例として

を読出すことが出来る。

説出し用選択トランジスタQI.k+1 は、銃出し 審込み用選択アドレス級ZIが高レベルHz例えば 5 V程度のため、オン状態になっているが、凱出 し用ビット級Yk+1 が低レベルLy例えば O V 又は開 放であり、読出し用ビット級Yk+1 に電流は流れな い。しかし、書込み用選択トランジスタ Pi.k.Pi.k+1

がオン状態で、省込み用ビット線Wk.Wk+1が開放で、しかも配復案子Mj+1,k,Mj+1,k+1の制御ゲートが低レベルLx例えばOV、配憶案子Mj,k,Mj+1,k,Mj+1,k,Mj+1,k+1及びMj+1,k+1の制御ゲートが高レベルHx例えば5V程度になっているので、配憶案子Mj,k~Mj+1,k及びMj,k+1~Mj+1,k+1の各々の電荷注入型半導体案子の浮遊ゲートと電荷注入領域との間に電位差が生じ、その電位差が大きいと浮遊ゲートと電荷注入領域との間で好ましくない電荷の注入現象が起る虞れがある。この時、この浮遊ゲートと電荷注入領域との電位差は紫子選択用アドレス級Xi,j~Xi,j+1の電位、配憶案子の制御ゲート・浮遊ゲート間容量、

読出しの駆動方法を説明すると、第1表に示すよ りに、統出し書込み用アドレス艇2iを高レベルHz 例えば5 V程度にして読出し用選択トランジスタ Qi,kをオン状態にし、素子選択用アドレス線 Xi,j, X<sub>1,1</sub>+2及びX<sub>1,1</sub>+3を高レベルHx例えば 5 V 程度に して記憶素子 M<sub>j,k</sub>, M<sub>j+1,k</sub> 及び M<sub>j+1,k</sub>の各々の 不復発性メモリ素子をオン状態にし、素子選択用 アドレス線 X₁, j+iを低レベルLx例えばOVにし、 統出し用ヒット線Ykを高レベルHy、例えば1V程 度にする。との場合、ソース線3は、通常、基準 電位例をは接地電位のOVにする。従って、配貸 素子Mi+ixが書込み状態であれば、不揮発性メモ リ素子がオン状態となり、銃出し用ビット線Yaに 電流が流れるが、記憶素子Mj+t.kが消去状態の場 合には、不揮発性メモリ衆子がオフ状態となり、 読出し用ピット線Ykに電流は流れない。そとで、 記憶衆子Mj+1,kの書込み状態及び消去状態をそれ それ2進情報の「1」及び「0」に対応させれば、 読出し用ビット級Ykの電流の有無を検出すること によって記憶素子Mj+i,kに記憶された情報の内容

電荷注入型半導体素子の浮遊ゲート・電荷注入領域間容量及び電荷注入領域・半導体基板間容量等により決るので、電荷注入領域・半導体基板間容量を適当な値に選ぶ等して好ましくない電荷の注入現象が起らない程度にその電位差を十分に小さくする必要がある。

更に、耽出し書込み用アドレス級 $Z_{1+1}$ 及び素子選択用アドレス級 $X_{1+1,j+1}$ ~ $X_{1+1,j+1}$  は、配憶素子 $M_{j+1,k}$ の読出しに直接関係しないので、低レベル $L_Z$ 及び $L_X$  例えばO V にして記憶素子 $M_{j+1,k}$ ~ $M_{j+1,k}$  を競出し用ビット級 $Y_k$ , $Y_{k+1}$ 及び對込み用ビット級 $W_k$ , $W_{k+1}$  から開放すると伴に浮遊ゲートと電荷注入領域との間の好ましくない電荷の注入現象が起るのを防止する必要がある。

次に、書込み・消去時の感動方法について、1 ビットの書込み、1ビットの消去及び複数ビット の消去それぞれの場合について説明する。

記憶素子M<sub>j+1,k</sub>の啓込みを例に1ビットの改込 みの駆動方法を説明すると、第1安に示すように、

読出し書込み用アドレス線Ziを高レベルHz例えば 20V程度にして書込み用選択トランジスタPi.k をオン状態にし、素子選択用アドレス酸のXiii+i のみを低レベルLx′ 例えばOVにし、殴りのX;,,, X<sub>1.1+1</sub> 及びX<sub>1.1+1</sub>を高レベルHx′例をは20 V程度に し、替込み用ピット級Wkを高レベルHw例えば20 ♥程度にする。その結果、哲込み用選択トランジ スタPipeに接続した電荷注入領域が高レベルHiv 例えば20 V程度になり、配慮素子M<sub>1+1,k</sub>の制御 ゲートが低レベルLx'例えばOVになるので、登込 む前の配位紫子Mi+i xが消去の状態であれば、浮 遊ゲートと電荷让入領域との間の電位差によって **電荷注入型半導体案子のトンネル絶縁膜を介した** 浮遊グートと電荷注入領域との間に大きな電界を 生じ浮遊ゲートから電子が放出され記憶案子Mittak の不輝発性メモリ素子のしきい電圧が消去状態の VTE から普込み状態のVTW へ移る。ただし、書込 む前の配位次子Mj+t,kが構込み状態であればその ままの状態を維持する。

とこで、記憶案子Mj+i,kの審込みに直接関係の

例えば20V程度にし、残りのXi,j,Xi,j+i及びXi,j+iを低レベルLx′例えばOVにし、書込み用ビット線Wkを低レベルLw例えばOVにする。その結果、書込み時と同様に、記憶案子Mj+i,kの制御ゲートと電荷注入領域との間に電圧が印加される。ただし、書込み時と極性が逆にたる。したがって、消去前の記憶案子Mj+i,kが省込み状態であれば、書込み時とは逆に、トンネル絶数膜を介して電荷注入領域から浮遊ゲートへ電子が注入され、不揮発性メモリ素子のしきい電圧が普込み状態のVrwから消去状態のVreへ移る。勿論、消去前の記憶案子Mj+i,kが消去状態であればそのままの状態を維持する。

また、この記憶案子 $M_{j+1,k}$ の消去に直接関係のない読出し書込み用アドレス線 $Z_{i+1}$ 、読出し用ビット線 $Y_k$ 及び $Y_{k+1}$ 、書込み用ビット線 $W_{k+1}$ 、案子選択用アドレス線 $X_{i+1,j+1}\sim X_{i+1,j+7}$ 及びソース線Sは前記書込みと同様である。

浮遊ゲートと電荷注入領域との間の好ましくな い電荷の注入現象についても普込みと同様電位差 ない読出し書込み用アドレス線 Zi+iは低レベル Lx' 例えば O V に、読出し用ピット線 Yk 及びYk+i は高レベル Hr 例えば 1 V 又は低レベル Lr 例えば O V 又は開放に、書込み用ピット線 Wk+i は開放に それぞれ設定されている。ソース線 S は開放でも 基準電位例えば接地電位の O V でも良い。

また、 審込み用説択トランジスタド1,k+1 がオン 状態で、 智込み用ビット級 Wk+1が開放であるため に、 記憶条子 Mj,k+1 ~ Mj+3,k+1 の電荷注入型半導 体素子の浮遊ゲートと電荷注入領域との間に電位 差を生じ、好ましくない電荷の注入現象が起る域 れがあるので、前記説出しの場合に説明したよう に好ましくない電荷の注入現象が起きない程度に 電位差を小さくすることが必要である。この事は 後述の消去についても同様である。

1ビットの消去すなわち記憶素子MJ+1,kの消去には、第1 表に示すように、鋭出し称込み用アドレス級 Ziを高レベルHz′ 例えば 2 0 V 程度にして書込み用選択トランジスタ PI,kをオン状態にし、案子選択用アドレス線の XI,J+1のみを高レベルHx′

を小さくするととが必要である。

複数ビットの消去すなわち配憶素子 $M_{j+1,k}$ 及び $M_{j+1,k+1}$ の消去は、第1表に示すように、書込み用ビット線 $W_{k+1}$ が低レベル $L_W$ 例えばOVであることを除いて1ビットの消去と同様である。

第7図は記憶案子を構成する不揮発性メモリ索 子の時間-しきい電圧特性図である。

書込み時には、記憶案子の制御ゲート及び電荷注入領域にそれぞれ低レベルLx′例をはOV及び高レベルHw 例をは20Vの電圧を印加する。そして、電圧の印加前の記憶案子の状態が消去状態であれば、浮遊ゲートと電荷注入領域との電界が生じ、その電界が生じ、その電界が生じ、できる。との電子の放出の割合は、電界が出たが始まる。との電子の放出の割合は、電界が出たが始まる。との電子の放出の割合は、電界が出たが始まる。との電子の放出の割合は、電界が出たがなる。でそれに催光が出てなるのでそれに伴ってはよって、記憶案子を構成する不知といる。そのしきい電圧VTEから

比較的急速に減少し、そして徐々に書込み状態の しきい気圧 Vrw に新近するように変化をする。

消去時は、制御ゲートに高レベルHx 例えば 20V、電荷注入領域に低レベルLw 例えばOV がかかり、登込み時と極性が逆になるので、電荷 注入領域から浮遊ゲートへ電子が注入され、しき い電圧Vrは消去時の曲線で示すよりに変化する。

とこで、読出し時の案子選択用アドレス線の低レベルLxに対応する電圧 V (Lx) が O V に一致していないが、前述のように

 $V_{TW} < V(L_X) < V_{TE} < V(H_X)$  という条件を満足すれば良いという意味で取て O V にしていない。

第8図は本発明の他の実施例の回路図である。 第8図に示すように、本発明の他の実施例の回 路図は、ノーマリオン型読出し用選択トランジス タQMとノーマリオフ型読出し用選択トランジス タQLとを直列に接続し、ノーマリオフ型読出し 用選択トランジスタQLとソース練8との間に4 個の不複発性メモリ素子を列に並べてとれを直列

出し用選択トランジスタQLのゲートとノーマリオン型書込み用選択トランジスタPLのゲートとを行ごとに共通に接続してこれを脱出し用選択アドレス級 2 Lとし、不揮発性メモリ索子の制御ゲートを行ごとに接続しこれを索子選択用アドレス級Xとしてなる。

以上説明したよりに、本発明の実施例では、電荷注入型半導体数子をファウラー・ノルトハイム (Fowler-Nordheim)のトンネル現象を利用した半導体案子とし、配像セルに含まれる記憶案子の数を4個とし、回路案子の極性をNチャネルとしているが、勿論本発明はこれに限ることはなく、電荷注入型半導体案子としてアバランシェ注入型の半導体案子を使用しても、記憶セル内の記憶案子の数をもっと増しても、あるいはPチャネルの回路案子を用いても良いことは明らかである。

また、実施例の説明の中で、浮遊ゲートから電荷注入領域へ電子を放出した状態を記憶案子の書込み状態、浮遊ゲートへ電荷注入領域から電子が注入した状態を消去状態としているが勿論その逆

に接続し、不揮発性メモリ素子と同数の電荷注入 型半導体衆子をその電荷注入領域を共通に接続し て不揮発性メモリ素子の列と平行に配置しかつ1 対1対応する不御発性メモリ素子の浮遊ゲートと 電荷注入型半導体素子の浮遊ゲートとを接続し、 行ごとに 1 対 1 対応する不揮発性メモリ素子 1 個 と電荷注入型半導体素子1個とで記憶素子Mを構 成し、4個の配憶業子Mの列を記憶セルRとして とれを行列に配置し、不揮発性メモリ素子をノー マリオン型読出し用選択トランジスタQMとノー マリオフ型読出し用選択トランジスタQL介して 銃出し書込み用ビット線YLに接続し、電荷注入 型半導体素子の電荷注入領域を直列に接続したノ ーマリオン型書込み用選択トランジスタPLとノ ーマリオフ型書込み用選択トランジスタ P Mを介 して銃出し書込み用ビット線YLに接続し、ノー マリオン型銃出し用選択トランジスタQMのゲー トとノーマリオフ型書込み用選択トランジスタPM のゲートとを行ごとに共通に接続してこれを書込 み用選択アドレス線ZMとし、ノーマリオフ型銃

でも構わないし、説明の中で例示した個号レベル の電圧値も特にその値に限るものではない。

更に、前述の実施例では、銃出し用選択トランジスタと審込み用選択トランジスタが独立した例を説明しているが、従来例同様に、銃出し用と審込み用を兼ねた銃出し審込み用選択トランジスタを使っても良いことは明らかである。この場合には、しかし、配像セルを複数の記憶崇子で構成出来る事を除き説出し用と審込み用の回路の分離による利点は失われる。

### (発明の効果)

以上説明したように本発明は、記憶案子を不揮 発性メモリ案子と進荷注入型半導体案子とで構成 し、記憶セルを複数の記憶案子で構成できる構造 とし、しかも読出しと普込みを独立して駆動でき るようにしたので次のような効果がある。

(1) 配憶素子 1 個に選択トランジスタが 1 個付く 従来の不揮発性半導体装置に比べて、記憶セル が複数の記憶案子で構成出来るので配慮案子以 外の占有面根の割合が小さくなり、高記憶密度 を要求される大容量の不揮発性半導体記憶装置 の実現が可能である。

- (2) 記憶内容を読出す時に、読出し用のビット線と電荷注入領域とが電気的に切離されるので、 読出し用のビット線の信号電位による浮遊ゲートと電荷注入領域との電位差を無くし、調動作 すなわち好ましくない普込み又は消去現象が起るのを防止出来る。
- (3) 書込み時に、記憶案子の不揮発性メモリ案子がデブレッション型すなわちノーマリオン状態になっても、書込み用のピット線と不揮発性メモリ素子との接続を切離すことが出来るので、従来の不揮発性半導体記憶装置のようにチャネル電流を遮断する為の回路をソース線とソース電源又はアースとの間に入れる必要がない。

その他、本発明の一実施例の回路では、書込みの時に、統出し用ビット線に健圧を印加して不輝発性メモリ素子のチャネル電流を監視すれば書込み状態を見ることが出来るし、又、他の実施例の回路では、読出し用ビット線と書込み用ビット線

ンジスタ、 P M …… ノーマリオフ型書込み用選択 トランジスタ、Q…… 読出し用選択トランジスタ、 QL…… ノーマリオフ型酰出し用選択トランジス タ、QM…… ノーマリオン型読出し用選択トラン ジスタ、QN…… 説出し書込み用選択トランジス タ、 R …… 記憶セル、 S …… ソース線、 t …… 時 間、 V(H<sub>X</sub>)…… 信号レベルH<sub>X</sub> の電圧、 V(L<sub>X</sub>)… …信号レペルLxの戦圧、VT……しきい電圧、VTE …… 消去状態のしきい電圧、 VTW …… 書込み状態 のしきい電圧、W…… 書込み用ビット線、X.XN …… 素子選択用アトレス線、Y…… 脱出し用ビッ ト緑、YL,YN …… 読出し書込み用ピット線、Z …… 読出し書込み用選択アドレス線、2L…… 読 出し用選択アドレス線、2M…… 甞込み用選択ア ドレス線、21…… 読出し用ピット級の電板、 22 …… 掛込み用ピット線の電極、 23 …… 説出 し書込み用選択アドレス線、24a~24d…… 秦子選択用ナドレス線、25a~25d…… 浮遊 グート、26a~26d……トンネル絶談膜、

27 ····· ソース領域、28a~28d ····· 第1 絶

が一緒になっているのでその分だけ面積効率が良く 記憶密度の向上がはかれる等の効果がある。


## 4. 図面の簡単な説明

第1図は本発明の一実施例の回路図、第2図は第1図に示す回路を半導体基板に形成したものの平面図、第3図は第2図のA-A線断面図、第4図は第2図のB-B線断面図、第5図は第2図のC-C線断面図、第6図は第4図のE部を拡大した模式的断面図、第7図は記憶案子を構成する不揮発性メモリ案子の時間-しきい健圧特性、第8図は本発明の他の実施例の回路図、第9図は年来の不揮発性半導体記憶装置の一例の回路図、第10図は第9図に示す回路のFの部分を半導体基板に形成したものの断面図である。


Cc: ~Cc: ……制御ゲート・浮遊ゲート間容量、CDB …… 電荷注入領域・半導体基板間容量、Cp: ~Cp: …… 浮遊ゲート・電荷注入領域間容量、M, MN …… 配憶案子、P …… 書込み用選択トランジスタ、P L …… ノーマリオン型書込み用選択トラ

代理人 弁理士 内 原







M記憶系子、P書込み用選択トランジスタ、Q 読出し用選択トランジスタ、R記憶セル、Sソス保、W書込み用ビット線、X東3選択用アドレス線、Y読出し用ビット線、Z読出L書込み用選択アドレス線。



28 a~ 28 d 第1 施隊膜, 29 a~ 29 d 第2 范禄职。




第 4 図




21 乾止山用ビット線の電極、22電込4用ビット線の電極、 23 設止し電込4用選択アドレス線、24a~24d条3選択用 アドレス線、25a~25d 考遊ケート、26a~26dドネル絶縁膜、 27少ス領域、31半導体基板、32a~32d 機能領域、 33 読出し用領域、35 電荷 法入領域、36 電心4用領域、

第 2 図





第 5 図



第6四

# 特開昭62-155568 (10)





州記憶象子、PLノーマリオン型書込み用選択トランジスタ、PMノーマリオフ型書込み用選択トランジスタ、QLノーマリオフ型読出し用選択トランジスタ、QMノーマリオン型読出し用選択トランジスタ、R記憶セル、Sソース線、X美子選択用アドレス線、YL読出し書込み用ビット線、ZL読出し用選択アドス線、EM書込み用デット線、ZL読出し用選択アドス線、

# 手 続 補 正 書 (自発)

61.12.-1 昭和 年 月 日

特許庁長官 殿

圖

- 1. 事件の表示 昭和60年 特 許 願第296912号
- 2. 発明の名称 不揮発性半導体記憶袋健
- 3. 補正をする者

事件との関係

出 頤 人

東京都港区芝五丁目33番1号


(423) 日本電気株式会社

代表者 関本忠弘

### 4. 代 理 人

〒108 東京都港区芝五丁目37番8号 住友三田ビル 日本電気株式会社内 (6591) 弁理士 内 原 置 電話 東京(03)456-311(大代表) (連絡先 日本電気株式会社 特許部)

5. 補正により増加する発明の数



### 6. 補正の対象

明細書の特許請求の範囲の欄かよび発明の詳細な説明の概

### 7. 補正の内容

- (1) 明細奪の特許請求の範囲の記載を別紙のとかりに訂正いたします。
- (2) 明細智第7頁、15行目の記載「なる。」の 後に行を改めて下記の文を挿入いたします。

「さらに本発明の不揮発性半導体記憶袋置は、 一導電型の半導体基体の所定の領域に設けられ た該基体と反対導電型の不純物拡散層と、 該不 純物拡散層上の一部に設けられたトンネル絶縁 膜領域と、 該トンネル絶縁膜領域を覆う浮遊ゲート電極からなる電荷注入領域と、 前記基体の 所定の領域に設けられたチャンネル領域と、 該 チャンネル領域を挟むソース・ドレイン領域と 該チャンネル領域を挟むソース・ドレイン領域と 数チャンネル領域を挟むソース・ドレイン領域と 対チャンネル領域を挟むソース・ドレイン領域と 対チャンネル領域を挟むソース・ドレイン領域と 対チャンネル領域を挟むソース・ドレイン領域と 対チャンネル領域を放び一ト電極を少なくとも寝 グート電極と該浮遊ゲート電極を少なくとも第 ク制御ゲート電極からなる不揮発性メモリ素子 とを有し、

該不揮発性メモリ素子を複数個直列に接続した列と、前記不揮発性メモリ素子と同数の電荷注入領域を共通に接続した列を前記不揮発性メモリ素子の丹遊ゲート電極とを接続してから、前記不揮発性メモリ素子の列に直列に第1のMOS型トランジスタを接続してから、対し、かつ前記第1、第2のMOS型トランジスタのゲート電極を接続してなる。」

#### 8. 旅付書類

別紙(訂正後の特許請求の範囲) 1 通

代理人 弁理士 内 原



### 訂正後の特許請求の範囲

(2) 一導電型の半導体基体の所定の領域に設けられた該基体と反対導電型の不純物領域と、該

不純物領域上の一部に設けられたトンネル絶縁腹 領域と、舷トンネル絶縁膜領域を覆り浮遊ゲート 電極からなる電荷在入領域と、前配基体の所定の 領域に設けられたチャンネル領域と、波チャンネ ル領域を挟むソース・ドレイン領域と弦チャンネ ル領域の少なくとも一部を覆う浮遊ゲート電極と、 該浮遊ゲート電極を少なくとも覆り制御ゲート電 低からなる不揮発性メモリ素子とを有し、眩不揮 発性メモリ素子を複数個直列に接続した列と、前 配不輝発性メモリ集子と同数の電荷注入領域を共 通に接続した列を前配不揮発性メモリ第子の浮遊 ゲート 電極と1対1対応する前配電荷注入領域の 浮遊ゲート電板とを接続し、かつ前配不揮発性メ モリ索子の列と平行に配置し、前配不揮発性メモ リ岩子の列に直列に第1の MUS 型トランジスタ を接続し、前記電荷注入領域の列に直列に第2の MUS 型トランジスタを接続し、かつ前記第1. 第2の MUS 型トランジスタのゲート電極を接続 したことを特徴とする不揮発性半導体配憶装置。」